ADCコンバーターの種類
ADCコンバーターの種類発行日: 03-06-2026 🕒 5 分钟阅读
アナログからデジタルへの変換器（ADC、A/C）は、変化する信号値のアナログ世界とゼロと一に基づくデジタル世界をつなぐ重要なコンポーネントです。ADC変換器は、アナログ信号をコンピュータやデジタルシステムで処理、認識、評価可能なデジタルデータに変換することで、現代の電子システムにおいて重要な役割を果たします。世界は本質的にアナログですが、デジタルシステムの計算能力により、これらの信号を以前は不可能と考えられていた方法で理解、分析、修正、活用することが可能になりました。本記事では、ADCの動作の基本および各タイプの利点と欠点について説明します。
ADC回路の主な役割は、連続的な時間および振幅のアナログ信号を離散時間のデジタル信号に変換することです。変換プロセスは、サンプリング、量子化、デジタルエンコーディングの3つの主要な段階を含みます。
サンプリングでは、アナログ信号が一定間隔で測定され、瞬間的な振幅値のシーケンスが得られます。サンプリング周期は連続する測定間の時間です。
次の処理段階は量子化であり、サンプリングされた信号の連続的な振幅が一連の離散レベルに分割されます。量子化レベルの数は、ADCのビット分解能により決まります。
最終処理段階はデジタルエンコーディングです。この段階では、各量子化レベルに固有の2進コードが割り当てられます。エンコーディングの結果、アナログ信号がデジタル表現に変換され、デジタルシステムで処理可能になります。
ADC変換器
ADCの性能は、分解能、サンプリング周波数、測定精度、線形性、消費電力などの複数の要因に依存します。ADCが生成できる離散値の数はその分解能に依存します。入力信号のサンプリング周期は、変換速度、すなわち入力信号の瞬間値を離散値に変換する時間によって決まります。線形性はADC出力信号と入力信号との一致精度を示し、測定精度は出力信号が実際の入力値にどれだけ一致しているかの程度を指します。多くのアプリケーション、特にバッテリー駆動のものでは消費電力も重要な要因です。
ADCにはさまざまなタイプがあり、それぞれ異なる技術でアナログ信号をデジタルに変換します。速度、測定精度、消費電力、コストなどのアプリケーション要件に基づき、適切なADCの選択が行われます。表1は基本的なADCのタイプを示し、その基本パラメータを解説し、各用途への適合性を考察します。
表1. ADCのタイプと基本パラメータ
| 変換器タイプ | 分解能 | 変換速度 | 消費電力 | 複雑さレベル | 用途 |
|---|---|---|---|---|---|
| フラッシュADC | 低から中 | 非常に高速 | 高 | 高 | デジタルオシロスコープ、イメージコンバータ、レーダーセンサー、ラジオ回路 |
| SAR | 中から高 | 中から高 | 低から中 | 低から中 | 産業制御・計測システム、CMOSイメージコンバータ |
| シグマ・デルタ | 高から非常に高 | 低から中 | 低から中 | 低から中 | 精密オーディオコンバータ（例：音楽制作）、精密測定 |
| デュアルスロープ | 高から非常に高 | 非常に低 | 低から高 | 低から高 | パネルメーター、精密オーディオコンバータ |
| パイプライン | 中から高 | 高から非常に高 | 中から高 | 中から高 | デジタルイメージコンバータ、ソフトウェア無線（SDR）、医用画像処理 |
| TDC（時間-デジタル変換器） | 低から中 | 高から非常に高 | 中から高 | 高から非常に高 | LIDAR、速度センサー、素粒子センサー |
フラッシュ変換器（並列型）
フラッシュ変換器は、入力信号を各量子化レベルに対応する段階状の基準電圧と比較する多数の比較器で構成されます。エンコーディング回路は比較器の出力からデータを受け取り、デジタル信号を生成します（図1）。
図1. 7ビットADCの構成（出典：Analog Devices）
このタイプの変換器の最大の利点は速度です。変換が単一サイクルで行われるため、最速のADCタイプです。欠点は実装コストが高く、消費電力が大きいことです。高分解能変換には多くの比較器が必要なためです。そのため、フラッシュADCは理論上は24ビット解像度が可能でも、非常に高い分解能用途には一般的に適していません。
フラッシュADCはオシロスコープ、レーダーセンサー、変換速度が重要な機器でよく使われます。急激に変化する信号の処理に優れた性能を発揮します。
SAR変換器
連続近似レジスタ (Successive Approximation Register, SAR) ADCは、分解能が中から高でサンプリング速度が5Msps（百万サンプル/秒）未満の用途にしばしば選択されます。SAR変換器は一般に8ビットから16ビットの分解能を持ち、低消費電力とコンパクトなサイズを提供します。
SAR ADCは2分探索アルゴリズムを実装します。内部回路は数MHzで動作可能でも、逐次近似アルゴリズムのステップのためにサンプリング速度はこれよりかなり低くなります。
さまざまなSAR実装バリエーションがありますが、基本アーキテクチャは単純です（図2）。アナログ入力電圧（VIN）はTRACK/HOLDブロックで保持されます。nビットレジスタは初めに中間スケール（100...00でMSBがセットされた状態）に設定され、DAC出力をVREF/2 （VREFはADCへの基準電圧）に固定します。次に比較を行い、VINがVDACより大きいか小さいかを判断します。VIN > VDACなら比較器出力はセットされ、レジスタのMSBは‘1’のままです。VIN < VDACなら比較器出力とMSBはクリアされます。SAR制御ロジックは次の下位ビットに進み、それをセットして再度比較を行います。この過程をLSBまで繰り返した後、変換が完了し、nビットのデジタルワードがレジスタに得られます。
図2. SAR変換器のブロック図（出典：Analog Devices）
高分解能であれば、SAR ADCはフラッシュADCよりも消費電力とサイズの面で効率的で、消費電力、速度、分解能のバランスが良いです。主な欠点は速度で、一度に全て変換するのではなく逐次変換するため、フラッシュ変換器より遅くなります。
低コストと低消費電力により、SAR ADCは電源管理システム、通信機器、データ収集システムなど多くの用途に適しています。バッテリー駆動機器に理想的です。
シグマ・デルタ（Σ-Δ）変換器
一次Σ-Δ変換器（図3）は、主に積分器、比較器、1ビットデジタル-アナログ変換器（DAC）、およびデジタルフィルタで構成されます。動作原理は積分器のコンデンサ上の電荷を周期的にバランスさせることに基づきます。積分器はしきい値を超えるまで線形に出力を変化させます。しきい値を超えると、比較器が1ビットDAC出力を切り替えます。これにより積分器出力はDACの出力に応じて逆方向（上昇または下降）に変化します。
図3. 一次Sigma-Delta変換器の簡易ブロック図
図4. Renesas SLG47004の簡易ブロック図（出典：Renesas）
Σ-Δ変換器は単一積分期間あたりの分解能は低いです。より良い分解能を得るためには、複数期間のデータを平均化する必要があります。内蔵のオーバーサンプリングと平均化により、Σ-Δ変換器はノイズを大幅に低減し、高分解能データを実現可能で、現代のΣ-Δ変換器では最大24ビットに達します。
精度の高さから、シグマ・デルタADCはオーディオ用途でよく使われます。優れた分解能、測定精度、線形性、ノイズシェーピング能力により、精密測定機器にも適しています。
デュアルスロープ変換器
図5に示すように、デュアルスロープ変換器は、入力電圧を2つの連続段階で積分する原理で動作し、高精度とノイズ耐性を提供します。初めに積分器をリセットし、次に不明な電圧Vinを入力に印加します。積分器はオペアンプとコンデンサとして機能し、線形に電圧を上昇させます。この過程はカウンタがクロックパルスを数える厳密な時間継続します。この時間経過後、積分器入力はVinから反対極性の既知の基準電圧Vrefに切り替わり（放電段階）、積分器出力はゼロに戻るまで下降ランプを生成します。この間、カウンタは再びクロックパルスを数え、放電時間は入力電圧に比例します。これにより、既知基準電圧、一定統合時間、測定放電時間からVinを算出できます。
動作が遅いこと（最大の欠点）に反し、この変換器は高精度かつ効果的なノイズ抑制を提供します。線形特性を持ち、精密測定に最適です。速度の遅さと正確なクロック波形の必要性が欠点です。
デュアルスロープ変換器の典型的な用途には、デジタルマルチメータなどの計測機器があります。述べた利点のために広く使われており、変換速度が重要でない状況に向いています。
図5. デュアルスロープ変換器の簡易ブロック図（出典：Analog Devices）
パイプライン変換器
パイプライン変換器は、信号変換の部分を担当する複数の直列ステージを順次処理します。まずアナログサンプルを取り、小さく高速なサブADCで低解像度の予備的A/D変換を行います。この部分変換の結果はサブDACによって再構成され、得られたビットに対応する近似アナログ値が生成されます。この再構成値が元の信号から差し引かれ、残差が得られます。残差はより低い重要度のビットを表す誤差信号です。残差は増幅され次ステージに渡され、部分変換、再構成、差分、伝達の処理が繰り返されます。
各ステージは異なる情報の部分を処理し、すべてのステージは並列に動作し、連続するクロックサイクルごとに高いスループットを実現します。すべてのステージを通過後、部分結果はデジタルブロックで結合および誤差補正され、入力値を表す完全なデジタルワードが得られます。このアーキテクチャは高速サンプリング速度と良好な分解能を兼ね備え、通信、医療画像処理、画像処理など高速で精密な変換を要求する信号に広く用いられます。
このタイプの欠点は、構造が複雑で、高度なデジタル誤差補正システムを必要とすることです。他のADCタイプに比べ、消費電力も多くなります。
TDC（時間-デジタル変換器）
時間-デジタル変換器（TDC）は、2つのイベント間の時間間隔をデジタル値に変換します。古典的なADCが電圧や電流を量子化するのに対し、TDCは時間、すなわちパルスのタイミングまたはそれらの間の時間差を測定します。TDCは信号のエッジなどのイベントを特定し、それらの発生時間のデジタル表現を割り当てます。
入力信号の振幅ではなく時間や周波数を測定します。タイミングや信号の周波数が重要な場合に多用され、振幅ノイズに強い特徴があります。
アプリケーションに適したADCの選択
最適なADCの選択は重要な設計決定であり、システム要件と様々なADC特性のトレードオフを十分理解する必要があります。考慮すべき主なポイントは以下の通りです：
- 分解能—ADCが生成できる離散値の総数。通常はビット数で表されます。高分解能は微細な入力信号変化の検出を可能にします。
- サンプリング周波数—ADCが入力信号をサンプリングする速さ。最高信号周波数成分の少なくとも2倍である必要があります。
- 測定精度—デジタル出力が実際のアナログ入力とどの程度一致するか。通常はフルスケールの割合で示されます。量子化誤差、差動非直線性（DNL）、積分非直線性（INL）が精度に影響します。
- 線形性—最小から最大信号までの量子化均一性。DNLとINLがよく用いられます。INLは伝達関数が直線からどれだけ逸脱しているか、DNLは隣接コード間の理想ステップからの逸脱を示します。
- 消費電力—バッテリ駆動機器では特に重要。分解能とサンプリング周波数の増加は消費電力増加となります。性能要件を満たしつつ電力予算内に収める必要があります。
- コスト—特に消費者向け機器で重要。高速・高分解能ADCは高価になる傾向があるため、性能とコストのバランスを取ることが重要です。
- 入力タイプ—ほとんどのADCはシングルエンド入力ですが、複数モードの差動入力を備えた特別なものもあります。
- 供給電圧範囲—携帯機器では非常に重要。マイクロコントローラ外部のADCでは、ホストデジタルシステムとのインターフェースに影響します。
まとめ
ADCはアナログ信号をデジタルデータに変換します。デジタルシステム設計の賢明な選択には、ADCの種類とそれぞれの性質の理解が必要です。フラッシュ、SAR、シグマ・デルタ、デュアルスロープ、パイプライン、時間-デジタルなど各種ADCには特長があり、用途に応じた適切な選択が求められます。供給条件、分解能、サンプリング周波数、精度、線形性、消費電力、購入コストを慎重に検討した上でADCタイプを決定してください。
Transfer Multisort Elektronik（TME）は、電子部品、電気・電子機器、作業工具、ならびに産業用オートメーション機器を取り扱う世界有数のグローバルディストリビューターです。TMEのカタログには、1300社以上の主要メーカーによる150万点を超える製品が掲載されています。ウッチ市およびルズグフ市に所在するTMEの最新物流センターは、総面積40,000㎡以上を有し、毎日約6,000個の電子部品関連パッケージを、150か国以上の顧客へ発送しています。
TME はまた、TME Education プロジェクトを通じて若手エンジニアや電子工学愛好家の知識とスキルの向上に取り組み、TechMasterEvent シリーズを開催して技術コミュニティを支援し、イノベーションと経験の共有を促進しています。
